Периферийные БИС микропроцессора К580 (Лекция)

ПЛАН ЛЕКЦИИ

– Организация обмена данных в параллельном коде

– Организация обмена данными в последовательном коде

– Программируемый интерфейс последовательной передачи данных КР580ВВ51А

– Программируемый контроллер прерываний КР580ВН59

– Средства реализации времени, календари времени в вычислительных системах и программируемые таймеры

– Контроллер ПДП КР580ВТ57

Организация обмена данных в параллельном коде

1. Простой – выходные данные поступают в буфер

2. Стробируемые – обмен данными под управлением сигналов квитирования.

Параллельный интерфейс можно спроектировать:

1. Только на ввод

2. Только на вывод

3. Ввод/вывод по отдельным наборам однонаправленных линий

4. Ввод/вывод по одному набору двунаправленных линий.

Стробирующий вывод данных.

t₁- данные в канале связи,

t₂- данные в готовы для чтения.

Стробирующий вывод данных.

Обмен данных иницилизирован единичным уровнем INTR.

t₁- данные поступили в интерфейс,

t₂- данные поступили в канал связи,

t₃- данные считываются в ВУ,

t₄- заканчивается чтение данных ВУ.

Программно параллельный интерфейс.

Предназначен для организации ввода и вывода в параллельном коде. Структурная схема:

BF – двунаправленный 8-разрядный буфер с тремя состояниями.

PA, PB, PC – три 8-разрядных порта ввода/вывода

РУС – регистр управляющего слова

БУ – блок управления

D – шина данных

RD – сигнал чтения

WR – сигнал записи

RESET – сигнал сброса (регистры каналов сброшены в 0)

A0, A1 – входы для адресации внутри интерфейса

A1	A0	Порт
0	0	A
0	1	B
1	0	C
1	1	РУС

CS – вход выборки сигнала

PA (7-0) – входы/выходы порта A

PB (7-0) – входы/выходы порта B

PC (7-0) – входы/выходы порта PC или сигналы управления обменом

Этот параллельный интерфейс может быть запрограммирован на один из четырех режимов работы:

0 – режим простого однонаправленного обмена данных. БИС эквивалентна двум 8-разрядным и двум 4-разрядным портам. Каждый из портов может быть запрограммирован на чтение или запись независимо.

1 – режим стробируемого однонаправленного обмена. В этом режиме могут работать каналы A и B, каждый из которых может быть настроен на чтение или запись. Порт C используется в этом случае следующим образом: три линии для управления обменом между A и внешним устройством, следующие три линии аналогично для порта А, а оставшиеся две на чтение/запись в режиме 0. Этот режим используется при организации программно управляемого обмена данных и по прерыванию.

2 – режим стробирующего двунаправленного обмена данными. Может работать только через порт А, так как только в нем есть входной и выходной буфер данных. Для управления используются 5 линий порта С: STB, IBF, OBF, ACK, INTR. Канал В может быть запрограммирован на режим 0 или 1. Если В запрограммирован на режим 1, то оставшиеся три линии порта С используются для управления портом В в режиме 1. Если В запрограммирован на режим 0, то оставшиеся три линии порта С также работают в режиме 0.

Режим работы программируется путем занесения управляющего слова в РУС. При этом управляющее слово имеет следующий вид:

D0 – устанавливает ввод (1) или вывод (0) для РС(3-0)

D1 – устанавливает ввод (1) или вывод (0) для РВ

D2 – устанавливает режим 0 (0) или 1 (1) для РВ и РС (3-0)

D3 – устанавливает ввод (1) или вывод (0) для РС (7-4)

D4 – устанавливает ввод (1) или вывод (0) для РА

D7 – признак управляющего слова

D5,6 – устанавливает режим для РА и РС(7-4) в соответствии следующей таблицы:

D5	D6	Режим
0	0	0
0	1	1
1	0	2
1	1	2

Во всех режимах работы РС отображает сигналы на линии, поэтому РС может быть использован как регистр состояний. В отличии от РА и РВ, РС имеет не групповое, а поразрядное управление, поэтому возможно управление различными разрядами порта С. Рассмотрим формат этого слова.

D0 – информация вводимая в заданный регистр РС

D1, D2, D3 – двоичный код номера разряда порта С

D4, D5, D6 – not use

D7=0 – признак управляющего слова

Организация обмена данными в последовательном коде

Каналы передачи данных бывают трех видов:

1. односторонний канал передачи данных (симплексный канал)

2. одновременный двусторонний канал передачи данных – одновременно в противоположных направлениях – дуплексный.

3. Двусторонний с разделением по времени – полудуплексный.

В последовательном коде применяют два способа передачи данных.

1. Синхронный – значащие моменты передаваемых сигналов находятся в постоянном фазовом соотношении со значащими моментами сигнала синхронизирующего работу приемной стороны.

2. Асинхронный – значащие моменты передаваемых сигналов находятся в различных фазовых соотношениях со значащими моментами сигнала синхронизирующего работу приемной стороны.

Значащие моменты цифрового сигнала – границы бит передаваемых данных.

Разновидностью асинхронного способа передачи данных является старт-стопный, который характеризуется наличием соответствующих элементов.

Формат старт-стопной передачи данных: переход из 1 состояния в 0 – стартовый элемент, затем 8-бит данных, бит контроля четности (опционально), и 1 или 2 бита единичного уровня – стоповые биты.

Если за счет фазового набега будут обнаружены 0, то это будет считаться ошибкой стопового сигнала. Фиксация ошибки происходит путем установки 1 в соответствующий регистр состояния. Если в приемник поступил сигнал передачи определенного символа, а предыдущий символ еще не считан микропроцессором, то будет зафиксирована ошибка перегрузки.

Синхронный способ.

Существует две разновидности:

1. с внутренней синхронизацией. Начало передачи задается одной или двумя синхросериями, предшествующими передаваемым данным.

Формат синхронной передачи данных с внутренней синхронизацией:

одно или два синхрослова – начальная синхронизация, блок данных, и снова синхроимпульсы.

2. с внешней синхронизацией. Начало передачи задается отдельным сигналом, передаваемом по отдельной линии.

Плюс синхронного способа передачи данных состоит в том, что он имеет более высокое быстродействие, а минус – требуется дополнительный канал связи для передачи сигнала синхронизации при внутренней синхронизации, и дополнительная линия связи при внешней.

Функции последовательного интерфейса.

1. Преобразование данных из параллельной формы представления в последовательную и обратно.

2. Синхронизация передачи данных.

3. Управление обменом данных.

4. Обнаружение ошибок при передачи данных.

Программируемый интерфейс последовательной передачи данных КР580ВВ51А

БИС последовательного интерфейса КР580ВВ51А представляет собой универсальный синхронный/асинхронный приемник/передатчик (УСАПП) и предназначенный для организации обмена данными между микропроцессором и ВУ. Интерфейс получает данный от микропроцессора в параллельном коде и передает их ВУ в последовательном коде и наоборот. Максимальная скорость передачи данных по последовательному каналу 9600 бит/с в асинхронном режиме и до 56400 бит/с в синхронном. Длина передаваемых символов 5-8 бит. При передачи символов длиной меньше 8 бит остальные заменяются 0. Эта БИС реализует все рассмотренные протоколы обмена в последовательном коде и может работать в 5 режимах:

1. Асинхронная старт-стопная передача

2. Асинхронный старт-стопный прием.

3. Синхронная передача.

4. Синхронный прием с внутренней синхронизацией

5. Синхронный прием с внешней синхронизацией.

Состав и назначение узлов БИС.

БУПр – блок управления приемом

Бпр – буферный регистр приема, предназначенный для приема последовательных данных со входа RxD и передаче их в микропроцессор в параллельном коде.

БД – буфер данных – параллельный двунаправленный 8-разрядный буферный регистр. Служит для обмена данными между УСАПП и микропроцессором.

БУЧЗ – блок управления чтением/записи. Предназначен для обмена данными между микропроцессором и УССАП.

БУМ – блок управления модемом.

БП – буфер передачи.

В составе БИС имеется 7 регистров, к которым может адресоваться процессор.

1. Буферный регистр входных данных

2. Буферный регистр выходных данных

3. Регистр режима (хранения управляющего слова режима работы)

4. Регистр управления (для хранения управляющего слова инструкций)

5. Регистр состояния

6. Регистр первого символа синхронизации

7. Регистр второго символа синхронизации

Для обращения ко всем регистрам используется два адреса.

Назначения входов и выходов БИС.

D(0-7) –(Data) системная шина данных

RESET –(Reset) сигнал сброса

CLK –(Clock) сигнал синхронизации

RD –(Read) сигнал чтения данных из УСАПП

WR –(Write) сигнал записи данных в УСАПП

C/D –(Control/Data) сигнал управление/данные. Подключается к А0 адресной шины

CS –(Chip Select) сигнал выбора сигнала, с выхода дешифратора.

TxD –(Transmition Data) выход передачи

TxC – синхронизация передачи

TxEND – выходной сигнал конца передачи

TxRDY – готовность передачи, используется как запрос прерывания

RxD –(Recive Data) вход приемника

RxC – вход синхронизации приемника, определяет скорость передачи данных

RxRDY – готовность приемника, используется в качестве запроса на прерывание

SYNDET/BD – сигнал обнаружения синхрослова, формируется в режиме приема с внутренней синхронизацией, в этом случае является выходным сигналом. Формируется в середине бита, предшествующему первому биту данных. В режиме синхронного приема с внешней синхронизацией BD является входным. В асинхронном режиме сигнал SYNDET является выходным и сигнализирует о режиме пауза.

DTR – запрос передатчика внешнего устройства на передачу данных

DSR – готовность внешнего устройства передавать данные

RTS – запрос приемника внешнего устройства на прием данных

CTS – готовность внешнего устройства принять данные

УСАПП работает под управлением микропроцессора. Управление осуществляется путем загрузки управляющих слов двух видов: управляющее слово режима работы и управляющее слово инструкций. Микропроцессор загружает в УСАПП два синхросимвола.

Формат управляющего слова режима работы.

Формат управляющего слова имеет два варианта для асинхронного и синхронного режима работы.

*УСРР*	синхронный		асинхронный режим
	режим		скорость передачи
D0	0		1		0	1
D1	0		0		1	1
	–		1/1		1/16	1/64

	длина символа
D2	0		1		0	1
D3	0		0		1	1
	5		6		7	8

	контроль передачи
D4	0 – нет				1 – есть
D5	0 – нечетная				1 – четная

	Асинхронный режим количество стоповых бит				Синхронный режим
D6	0	1	0	1	0 – внутренняя	1 – внешняя
D7	0	0	1	1	0 – 2 синхроим.	1 – 1 синхроим.
	запрет	1	1,5	2

Функции управляющего слова операции.

D0 – TxEN. D0=0 - запрещение, D0=1 - разрешение

D1 – DT4 - запрос о готовности передатчика. D1=1 - передача

D2 – RxEN - разрешение приема из ВУ в УСАПП. D2=0 - запрещено, D2=1 - разрешено.

D3 – SBRK - конец передачи - разрыв или пауза. D3=1, TxD=0.

Вывести УСАПП из состояния “пауза” можно командой D6 (внутренний сброс) или повторной командой “пауза”.

D4 – ER. D4=1 - все биты ошибок в регистре состояний сброс в 0.

D5 – RTS - запрос о готовности приемника ВУ к приему. D5=1, RTS=0.

D6 – внутренний сброс TR. D6=1 - УСАПП переводится в исходное состояние. После этого УСАПП готов к приему установленного слова режима работы.

D7 – EH - режим поиска синхрослова D7=1 - разрешен. Используется вместе с командой D2.

При необходимости состояний УСАПП можно проанализировать путем считывания слова состояния.

Функции слова состояния.

D0 – TxRDY - готовность передатчика УСАПП принять символ от микропроцессора.

D1 – RxRDY - готовность приемника УСАПП к передачи символа в микропроцессор.

D2 – TxEND - конец передачи, дублирует аналогичный сигнал на выходе УСАПП.

D3 – PE. D3=1 - наличие ошибки при контроле на четность или нечетность.

D4 – OE - ошибка перегрузки.

D5 – EE - ошибка кадра.

D6 – SYNDET/BD - дублирует аналогичный сигнал на выходе УСАПП.

D7 – DSR - готовность ВУ передать данные. DSR=1.

Алгоритм загрузки.

1. Загрузка УСРР

2. Загрузка синхросимвол 1

3. Загрузка синхросимвол 2

4. Загрузка УСОП (управляющее слово операции)

Программируемый контроллер прерываний КР580ВН59

Предназначен для сбора и фиксации прерываний от восьми ВУ. Предусмотрена возможность изменения приоритета ВУ в процессе выполнения программы, программного маскирования на запрос для любого ВУ, расширения количества ВУ до 64 путем каскадного соединения одного ведущего с семью ведомыми.

Функции.

1. Фиксация запросов на прерывание.

2. Присвоение ВУ приоритетов с возможностью их изменения в процессе выполнения программы.

3. Независимое маскирование запросов на прерывания от ВУ.

4. Анализ приоритетов вновь поступивших и уже обслуживаемых запросов на прерывание.

5. Формирование запросов на прерывание (сигналов INT).

6. Формирование входа команды CALL и 8-ми адресов перехода.

7. Организация взаимодействия ведущего и ведомого ПКП.

8. Выдача на системную шину данных по запросам микропроцессора содержимого ряда регистров, характеризующих состояние подсистемы прерываний.

Схема связи ПКП и микропроцессора.

Микропроцессор, если ему прерывания разрешены (EI) переходит к машинным циклам обработки прерываний и формирует на выходах INTA первый импульс. Получив этот импульс контроллер прерываний выставляет на шину данных код команды CALL, получив которые микропроцессор формирует на выходе второй и третий импульсы. Со вторым импульсом INTA контроллер прерываний выставляет на шину данных младший байт адреса подпрограммы обработки прерываний, а с третьим импульсом и старший байт адреса. Теперь у микропроцессора есть полный код команды CALL для вызова подпрограммы обработки прерываний.

ПКП программируется путем занесения в него управляющего слова и может быть настроен на один из четырех режимов задания приоритетов.

Режимы задания приоритетов.

1. Векторные прерывания с фиксированным приоритетом. Входу IR0 присваивается высший приоритет. Приоритеты других входов убывают по мере возрастания их номера. Запрос с более высоким приоритетом прерывает обслуживание прерывающей программы с более низким приоритетом.

2. Векторные прерывания с циклическим перераспределением приоритетов. После каждого обслуженного прерывания вся система приоритетов изменяется по кругу, то есть последний обслуженный вход имеет наименьший приоритет.

3. Векторные прерывания с адресуемыми распределениями приоритетов. В этом режиме номеру входа, который имеет наивысший приоритет указывается программно. Приоритеты остальных устройств распределяются по кругу.

4. Прерывание по результату опроса. Инициатива по обслуживанию прерывания исходит не от ВУ а от микропроцессора. ПКП выдает на шину данных (по запросу микропроцессора) сигнал запроса прерывания и двоичный код номера входа, на котором зафиксирован запрос с наивысшим приоритетом. Обычно используется когда несколько ВУ имеют общую программу обслуживания прерываний или если в системе более 64 источников прерываний.

Обобщенный алгоритм программирования.

Программирование осуществляется путем загрузки управляющих слов двух видов. Управляющего слова инструкций (ICW) и операционного управляющего слова (OSW).

Схема внутреннего устройства контроллера прерываний.

Схема каскадирования.

Если количество запросов больше 8, то применяются схемы каскадирования микросхем 8259, 8259А. Один из контроллеров получает статус ведущего (выход SP через резистор на напряжение 5В). Выходы CAS_0-2 ведущего и ведомого соединяются, для ведущего это выходы, а для ведомого – входы. У ведомых контроллеров выход SP заземлен. Запросы на прерывание вырабатываемые ведомыми (вывод INT) подсоединяются ко входам запросов на прерывание ведущего. Запрос на прерывание ведомого обрабатывается по приоритетам, ведомый вырабатывает запрос к ведущему, и если ведущий, обработав свои запросы, отдает приоритет ведомому, то ведущий вырабатывает запрос к микропроцессору. Микропроцессор вырабатывает сигнал INTA по которому из ведущего на шину данных выставляется первый байт команды CALL, а на шину CAS_0-2 код ведомого. Получив этот код, ведомый выставляет на шину данных начальный адрес подпрограммы обработки прерываний для принятого запроса, то есть байты b₃b₂.

Форматы управляющих слов.

ISW1: A₀=0,D₄=1,CS=0 – признак управляющего слова.

7	6	5	4	3	2	1	0
A₇	A₆	A₅	1	0	F	S	0

S: S=1 – не каскадируемый контроллер (единственный)

F: адресный интервал. F=1 – 4 байта, F=0 – 8 байт.

A₇-A₅: старшие разряды младшего байта адреса.

ISW2: A₀=1, CS=0.

7	6	5	4	3	2	1	0
A₁₅							A₈

– старший байт начального адреса обработки прерываний.

ISW3: A₀=1, CS=0

7	6	5	4	3	2	1	0
S₇							S₀

– S_i=1, если к соответствующему номеру входа запроса ведущего подключен ведомый.

Средства реализации времени, календари времени в вычислительных системах и программируемые таймеры

8253 – K580ВИ53, 8254 – К580ВИ54.

Микросхема содержит 3 двухбайтных счетчика, работающих в режиме вычисления. Работают как в двоичной системе счисления, так и двоично-десятичной. Микросхема может быть запрограммирована в один из шести режимов работы:

1. программируемая задержка

2. программируемый одновибратор

3. режим деления частоты

4. режим деления частоты с периодом T=(T_CLK/2)n

5. режим счетчика событий

6. счетчик событий с автозагрузкой

Таймеры – приборы широкого применения, позволяющие создавать врямезависимые устройства микропроцессорных систем.

Применение.

1. На их основе создаются генераторы скорости передачи последовательности данных для управления К580ВВ51.

2. Для реализации часов суточного времени. Таймер создает секундный интервал, идущий в подсистему прерываний и вызывает подпрограмму поддерживания счета времени.

3. Контроль за длительностью обращения к магистрали.

4. Формирование временных задержек.

5. Счетчик временных событий.

Во время счета текущее значение счетчика передается в буфер, содержимое которого может быть прочитано двумя способами:

1. выполнение обычной операции чтения с остановом его сигналом GATE.

2. считывание без останова счета. Для этого в таймере существует специальная схема, в которую записывается команда считывания на лету, после занесения которой содержимое счетчика записывается в буфер, а затем считывается из буфера.

Пример.

Пусть таймер используется как счетчик событий, причем при сигнале GATE счетчик не останавливается. Счетчик двубайтный. Счетчик 0 имеет адрес 80h, 1 – 81h, 2 – 82, РУС – 82h. Надо загрузить: СЧ – 07, СЧ1 – 0А9Аh, СЧ2 – 50h.

Формат УССР.

CS=0, A₀=1, A₁=1.

D7,D6:

0	0	СЧ0
0	1	СЧ1
1	0	СЧ2
1	1	запрещ.

D5,D4:

0	0	чтение на лету
0	1	однобайтная(младшие) запись/чтение
1	0	однобайтная(старшие) запись/чтение
1	1	двубайтные запись/чтение

D3,D2,D1: – режим работы счетчика

0	0	0	0
0	0	1	1
0	1	0	2
x	1	1	3
1	0	0	4
1	0	1	5

D0: 0 – двоичный, 1 – двоично-десятичный.

Программа.

MVI A,00111010b ;УСРР

OUT 83h

MVI A,07 ; загрузка младшего байта счетчика

OUT 80h

MVI A,00; загрузка старшего байта счетчика

OUT 80h

MVI A,0000xxxx; информирование счетчика о считывании на лету

OUT 83h

IN 80 ;считывание

MOV M,A

INX H

IN 80h

MOV M,A

Пример микросхем поддерживающих календарное время.

Контроллер ПДП КР580ВТ57

Предназначен для организации высокоскоростного двунаправленного обмена данными между памятью и четырьмя внешними устройствами с учетом их приоритетов. Для получения законченного контроллера ПДП ВТ57 должна быть дополнена 8-разрядными регистрами, имеющими третье состояние по входу. Возможен обмен данными как отдельными байтами, так и целыми массивами размером до 16 кБ. Направление передачи данных задается программой начальной установки или при иницилизации.

Функции.

1. Прием запросов от четырех внешних устройств.

2. Маскирование любого из четырех входов.

3. Формирование сигнала запроса ПДП для микропроцессор.

4. Трансляция сигнала подтверждения ПДП от микропроцессор и ВУ имеющего наивысший приоритет.

5. Формирование адреса ячейки основной памяти участвующей в обмене.

6. Выработка сигналов управления основной памятью и внешними устройствами.

7. Обеспечение передачи заранее заданного количества байт по каждому из четырех каналов независимо.

8. Обеспечение повторной передачи данных или передачи связанных блоков данных по второму каналу без иницилизации.

9. Выдача на шину данных по запросу микропроцессора содержимого любого 8-разрядного регистра каналов, а также содержимого слова состояния контроллера.

Структурная схема.

Состав.

БД – двунаправленный тристабильный буфер данных. Предназначен для обмена данными между микропроцессором и КПДП. Подключается к системной шине.

БУЧЗ – блок управления чтением-записи. Управляет обменом данными между микропроцессором и контроллером по шине D_7-0.

БУО – блок управления обменом. Управляет обменом данными между памятью и ВУ. В его составе выделено два регистра: ISW – регистр режима работы, SW – регистр слова состояния.

БУП – блок управления приоритетом.

К1,К2,К3,К4 – четыре канала обслуживания прямого доступа к памяти. Каждый из каналов содержит 16-разрядный регистр адреса ячейки памяти, с которой производиться обмен, 14-разрядный счетчик цикла обмена и 2-разрядный регистр режима работы. Все это скомпоновано в 4 8-разрядных регистра:

7 (старший РгА) 0

7 (младший РгА) 0

15 (РгРеж) 14

13(счетчик) 8

7(счетчик)0

Таким образом, программная модель контроллера состоит из 18 регистров.

В канальный регистр может как заноситься так и считываться, а из регистра слова состояний только считываться. КПДП может находиться в одном из двух состояний: ведомый и ведущий. Контроллер находиться в состоянии – ведомый при инцилизиции и при считывании содержимого регистров. В режиме ПДП контроллер находиться в состоянии – ведущий.

Режимы задания приоритета.

1. Фиксированный режим (0 – высший, 3 – низший).

2. Циклический приоритет. Последний обслуживаемый запрос – низший приоритет, а остальные по кругу.

Назначение входов и выходов.

D_7-0 – двунаправленная шина данных. Выдается также старший байт адреса ячейки с которой производиться обмен.

IOR – чтение из ВУ. Если ведомый, то это вход обеспечивающий чтение внутренних регистров контроллера. Если ведущий, то это выход сигнала чтения внешнего устройства.

IOW – запись во внешнее устройство. Если контроллер ведомый, то это линия обеспечивает запись режима роботы. Если ведущий, то это выход сигнала записи во внешнее устройство. Эти линии входят в состав системной шины.

CLK – вход сигнала синхронизации.

RESET – вход сброса. Подача 1 на этот вход обнуляет все 18 внутренних регистров контроллера. Обнуление регистров блокирует запросы по всем каналам.

A_3-0 – двунаправленные тристабильный адресные выводы. Если контроллер ведомый, то эти выводы позволяют адресоваться ко внутренним узлам. Если этот контроллер ведущий, то на эти линии выставляется младший байт адреса (4 младших разряда).

CS – уровень 0 переводит контроллер в состояние ведомого. Когда этот контроллер ведущий то вход блокируется. Этот вход подключается к дешифратору адреса.

A_7-4 – четыре тристабильных адресных выхода. Подключается к системной шине адреса.

READY – сигнал поступает в ВУ и говорит о его готовности.

HRQ – запрос захвата, подается на вход HOLD микропроцессора.

HLDA – вход сигнала режима подтверждения ПДП.

MEMR – чтение памяти формируется контроллером.

MEMW – запись в память (когда контроллер – ведущий).

AEN – сигнал разрешения адреса формируется контроллером одновременно с выдачей адреса. Используется для перевода в третье состояние всех узлов микропроцессора, не участвующих в обмене данными между ВУ и памятью.

ADSTB – строб-адрес. Выходной сигнал служащий для запоминания старшего байта адреса во внешнем регистре.

TC – сигнал окончания счета. Идентифицирует последний цикл обмена данными. Формируется по 0 содержимому счетчика циклов обмена.

MARK – маркер. Единичным уровнем помечется каждый 128 передаваемый байт.

DRQ (0-3) – входные линии запроса ПДП.

DACK (0-3) – выходные линии подтверждения ПДП.

Режим иницилизации контроллера.

Осуществляется загрузкой в адресуемые регистры исходных данных и управляющего слова. Старшая линия A3 селектирует обращение к регистрам каналов. Если А3==0, а если А3==1, то это обращение к регистрам ICW,SW.

A2, A1 – содержат двоичный код номера канала.

A0 – задает в выбранном канале либо регистр адреса (А0=0), либо счетчик (А0=1).

Режим работы каналов.

D7	D6	режим
0	0	проверка
0	1	запись в память
1	0	чтение памяти
1	1	запрещенная комбинация

Управляющее слово режима работы.

УСРР

TCS

EN3

EN2

EN1

EN0

EN(3-0) – команда маскирования ПДП по соответствующему каналу. 1-разрешено, 0-запрещено.

RP – режим задания приоритетов. 1-циклический приоритет, 0-фиксированный.

EW – расширенная запись. Если 1, то I/O W; MEMW формируется на такт раньше, что позволяет устройству сформировать сигнал READY.

TCS – запрет передачи по концу блока. Если 1, то по окончании счета этот канал отключается, а если 0 то инициатива окончания передачи передается ВУ.

AL – auto load, в режиме автозагрузки работает только второй канал, если этот бит установлен в 1. После завершения работы с параметрами второго канала в регистр второго канала загружаются параметры третьего канала, и второй канал продолжает работу с новыми параметрами.

Формат слова состояния SW.

D7	D6	D5	D4	D3	D2	D2	D0
			4F	TC3	TC2	TC1	TC0

TC – сигнал окончания счета в соответствующем канале. Устанавливается одновременно с формированием сигнала TC. После чтения слова – сбрасывается.

UF – флаг модификации. Устанавливается в 1 про автозагрузке регистра второго канала. Считывание слова состояния на него не влияет. Сбросить его можно через AL(УСРР).

Остальные биты не используются и всегда равны 0.